图1：全套支持基于硅通孔的三维积层技术。数据由Soitec和CEA-LETI提供。(点击放大)

图2：Soitec的晶圆对晶圆积层技术“Smart Stacking”。数据由Soitec和CEA-LETI提供(点击放大)

图3：CEA-LETI的硅通孔相关技术。数据由Soitec和CEA-LETI提供(点击放大)

图4：用于意法半导体的BSI型CMOS图像传感器中。该资料显示，意法半导体(1)在SOI晶圆中形成受光部分后，(2)粘贴到硅晶圆上，(3)从而减小了SOI晶圆的厚度。数据由Soitec和CEA-LETI提供(点击放大)

图5：晶圆对晶圆三维积层的目标。数据由Soitec和CEA-LETI提供(点击放大)

法国Soitec SA和CEA-LETI(法国原子能委员会的电子信息技术研究所)联合宣布，将以全套工艺的方式提供采用硅通孔的的晶圆对晶圆三维积层技术。元件厂商可利用Soitec的SOI晶圆和相关技术以及CEA-LETI的工艺技术，(1)使用CEA-LETI的200mm和300mm晶圆生产线进行工艺开发和试制，(2)将工艺移植到元件厂商的量产线上。这样，使用硅通孔的三维积层技术便可迅速实现实用化。元件厂商接受Soitec的SOI晶圆以及两公司提供的技术授权便可进行量产(图1)。

两公司的卖点是可有效利用已经开发出来的硅通孔形成技术和三维积层技术(图2～3)。另外，虽然SOI晶圆的价格要比硅晶圆高出数倍，不过与原来的CMOS图像传感器相比，在高性能的BSI(背面照射：Backside Illumination)型CMOS图像传感器方面，SOI晶圆在底板的薄化工艺中占有优势，容易实现高画质，因此被大量采用。

此次在日本进行发布的原因，估计是把日本的图像传感器厂商在单反相机用BSI型CMOS图像传感器方面的业务作为了主要目标。两家公司在采用此次服务的实际案例中提到了意法半导体(STMicroelectronics)的BSI型CMOS图像传感器(图4)。

不过，基于晶圆对晶圆的三维积层需要满足(1)成品率接近100%，(2)积层芯片的尺寸基本相同的条件，所以采用起来还存在困难的可能性。晶圆对晶圆的三维积层虽然可在晶圆级上层积所有芯片，但也存在着层积次品从而导致成品率恶化的可能性。

当记者确认这一点时，Soitec首席执行官安德里·杰克表示“我们以面向晶圆对晶圆三维积层的应用为目标，设想最初用于BSI型CMOS图像传感器，之后再用于内存”。两种元件的积层芯片尺寸基本相同，定位精度也都在1～5μm左右(图5)。